Перейти к содержимому

Mclk что это

  • автор:

4 Основной модуль тактирования

Основной модуль тактирования обеспечивает тактирование устройств семейства MSP430x1xx. В этом разделе описывается работа с основным модулем тактирования. Этот модуль реализован во всех устройствах семейства MSP430x1xx.

4.1 Введение в основой модуль тактирования

Основной модуль тактирования имеет низкую стоимость и ультранизкое энергопотребление. Используя три внутренних тактовых сигнала, пользователь может выбрать наилучший баланс соотношения производительности и малой потребляемой мощности. Основной модуль тактирования может быть программно сконфигурирован на работу без использования внешних компонент, с одним внешним резистором, с одним или двумя внешними кристаллами или резонаторами.

  • LFXT1CLK: низкочастотный / высокочастотный осциллятор, который может использоваться как с низкочастотными часовыми кварцевыми резонаторами на 32768 Гц, так и со стандартными кристаллами, резонаторами или внешними источниками тактирования в диапазоне от 450 кГц до 8 МГц.
  • XT2CLK: дополнительный высокочастотный осциллятор может использоваться со стандартными кристаллами, резонаторами или внешними источниками тактовых сигналов в диапазоне от 450 кГц до 8 МГц.
  • DCOCLK: встроенный осциллятор с цифровым управлением (DCO) с характеристикой RC- типа.
  • ACLK: вспомогательное тактирование. Модуль ACLK – это буферизированный LFXT1CLK источник тактовых импульсов с делителем на 1, 2, 4 или 8. ACLK программно выбирается для конкретных периферийных модулей.
  • MCLK: основное тактирование. Модуль MCLK программно выбирается как LFXT1CLK, XT2CLK (если доступен) или DCOCLK. MCLK делится на 1, 2, 4 или 8. MCLK используется ЦПУ и системой.
  • SMCLK: второстепенное тактирование. Модуль SMCLK программно выбирается как LFXT1CLK, XT2CLK (если доступен) или DCOCLK. SMCLK делится на 1, 2, 4 или 8. SMCLK программно выбирается для конкретных периферийных модулей.

Блок-схема основного модуля тактирования показана на рис.4.1.

Рис.4-1 Блок-схема основного тактирования

Примечание: XT2 осциллятор

Осциллятор XT2 отсутствует в устройствах MSP430x11xx и MSP430x12xx. Вместо XT2CLK используется LFXT1CLK.

4.2 Функционирование основного модуля тактирования

После сигнала PUC источником для модулей MCLK и SMCLK является DCOCLK c частотой около 800 кГц (см. параметры в справочном руководстве конкретного устройства) и LFXT1 для модуля ACLK в режиме LF.

Управляющие биты регистра статуса SCG0, SCG1, OSCOFF и CPUOFF конфигурируют рабочие режимы MSP430 и позволяют включать или отключать отдельные части основного модуля тактирования. См. раздел «Сброс, прерывания и рабочие режимы». С помощью регистров DCOCTL, BCSCTL1 и BCSCTL2 осуществляется конфигурирование основного модуля тактирования.

Основное тактирование может конфигурироваться и реконфигурироваться программным обеспечением в любой момент времени в ходе выполнения программы, например:

BIS.B #RSEL2+RSEL1+RSEL0,&BCSCTL1 BIS.B #DCO2+DCO1+DCO0,&DCOCTL; установка максимальной частоты DCO

4.2.1 Возможности основного модуля тактирования в приложениях с малым потреблением мощности

  • Низкая тактовая частота для экономии энергии и увеличения времени работы от батарей;
  • Высокая тактовая частота для быстрой реакции на события и обеспечения возможности быстрой обработки информации

Основной модуль тактирования позволяет пользователю обходить вышеперечисленные противоречия путем выбора наиболее оптимального из трех возможных сигналов тактирования: ACLK, MCLK и SMCLK. Для оптимальной производительности с низким энергопотреблением модуль ACLK может быть сконфигурирован на работу от часового кварцевого резонатора на 32768 Гц, обеспечивающим стабильное тактирование для системы и малое потребление в режиме ожидания. MCLK может настраиваться на работу от интегрированного модуля DCO, который активируется только при появлении запроса на обработку прерывания. SMCLK можно конфигурировать на работу как от часового кварцевого резонатора, так и от DCO, в зависимости от требований периферии. Гибкое распределение тактовых сигналов и наличие система деления тактовой частоты обеспечивает тонкую настройку индивидуальных потребностей тактирования.

Следующая страница —>
Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы Texas Instruments,

Mclk что это

Мероприятия:

4.2 Функционирование основного модуля тактирования

После сигнала PUC источником для MCLK и SMCLK является DCOCLK c частотой около 800 кГц (см. параметры в справочном руководстве конкретного устройства) и LFXT1 для ACLK в режиме LF.

Управляющие биты регистра статуса SCG0, SCG1, OSCOFF и CPUOFF конфигурируют рабочие режимы MSP430 и позволяют включать или отключать отдельные части основного модуля тактирования. См. раздел «Системный сброс, прерывания и рабочие режимы». С помощью регистров DCOCTL, BCSCTL1 и BCSCTL2 осуществляется конфигурирование основного модуля тактирования.

Основное тактирование может конфигурироваться и реконфигурироваться программным обеспечением в любой момент времени в ходе выполнения программы, например:

BIS.B #RSEL2+RSEL1+RSEL0,&BCSCTL1 ; BIS.B #DCO2+DCO1+DCO0,&DCOCTL ; установка максимальной частоты DCO

4.2.1 Возможности основного модуля тактирования в приложениях с малым потреблением мощности

  • Низкая тактовая частота для экономии энергии и увеличения времени работы от батарей
  • Высокая тактовая частота для быстрой реакции на события и возможность быстрой обработки информации

Основной модуль тактирования позволяет пользователю обходить вышеперечисленные противоречия путем выбора наиболее оптимального из трех возможных сигналов тактирования: ACLK, MCLK и SMCLK. Для оптимальной производительности при низком энергопотреблении ACLK можно сконфигурировать на работу от часового кварцевого резонатора на 32768 Гц, обеспечивающего стабильное тактирование системы и малое потребление в режиме ожидания. MCLK может настраиваться на работу от интегрированного модуля DCO, который активируется только при появлении запроса на обработку прерывания. SMCLK можно конфигурировать на работу как от часового кварцевого резонатор, так и от DCO, в зависимости от требований периферии. Гибкое распределение тактовых сигналов и наличие системы деления тактовой частоты обеспечивает тонкую настройку для удовлетворения индивидуальных потребностей в тактировании.

4.2.2 Осциллятор LFXT1

В режиме LF (XTS=0) осциллятор LFXT1 обеспечивает ультранизкое потребление тока при использовании часового кварцевого резонатор на 32768 Гц. Часовой кварцевый резонатор подключается к выводам XIN и XOUT без каких-либо дополнительных компонентов. При работе осциллятора LFXT1 в режиме LF используются внутренние нагрузочные конденсаторы на 12 пФ. Они включаются последовательно, обеспечивая нагрузку 6 пФ, необходимую для стандартного кварцевого резонатор 32768 Гц. При необходимости могут быть добавлены дополнительные конденсаторы.

Осциллятор LFXT1 также поддерживает высокочастотные кристаллы или резонаторы, когда находится в режиме HF (XTS=1). Высокоскоростные кристаллы или резонаторы подключаются к выводам XIN и XOUT и нуждаются в использовании внешних конденсаторов на обоих выводах. Параметры конденсаторов должны соответствовать требованиям, приведенным в спецификациях кристаллов или резонаторов.

Программное обеспечение может отключить осциллятор LFXT1 установкой OSCOFF, если этот сигнал не используется в качестве источника для SMCLK или MCLK, как показано на рис. 4.2.

Рис.4-2 Сигналы выключения осциллятора LFXT1

Примечание: характеристики осциллятора LFXT1
Низкочастотным кристаллам, в зависимости от типа, часто требуются сотни миллисекунд для старта. Это допускается для осциллятора LFXT1 в LF режиме.
Осцилляторы с ультранизким потреблением, такие как LFXT1 в режиме LF необходимо защищать от шумов других источников. Кварцевый резонатор следует размещать как можно ближе к MSP430 с заземленной площадкой под ним, а трассировку проводников от кристалла выполнять с защитными заземляющими проводниками.
При работе осциллятора LFXT1 в режиме LF требуется подключение резистора 5,1 МОм между выводами Xout и Vss, когда Vcc < 2,5 В.

4.2.3 Осциллятор XT2

Некоторые устройства имеют второй кристаллический осциллятор XT2. XT2 является источником сигнала XT2CLK, а его характеристики идентичны LFXT1 в режиме HF. Бит XT2OFF отключает осциллятор XT2, если XT2CLK не используется для MCLK или SMCLK, как показано на рис. 4.3.

Рис.4-3 Сигналы выключения осциллятора XT2

4.2.4 Осциллятор с цифровым управлением (DCO)

DCO представляет собой интегрированный автогенератор с характеристикой RC-типа. Как у любого осциллятора RC-типа, его частота зависит от температуры, напряжения и отличается от устройства к устройству. Частота DCO может подстраиваться программным обеспечением с помощью битов DCOx, MODx и RSELx. Цифровое управление осциллятором позволяет стабилизировать частоту, несмотря на характеристику RC-типа.

Программное обеспечение может отключать DCOCLK, когда он не используется в качестве источника для SMCLK или MCLK, как показано на рис.4.4.

Рис.4-4 Включение/выключение DCO

Подстройка частоты DCO

После сигнала PUC для DCO генератора выбирается встроенный резистор, устанавливаются значения RSELx=4 и DCOx=3, в результате DCO стартует с усредненной частоты. В качестве источника для MCLK и SMCLK используется DCOCLK. Поскольку при выполнении кода ЦПУ тактируется от сигнала MCLK, который использует быстростартующий DCO, выполнение кода начинается менее чем через 6 мкС после сигнала PUC.

  • Фундаментальная частота определяется инжекцией тока в DC генератор через внутренний либо внешний резистор. Бит DCOR позволяет выбрать внутренний или внешний резистор.
  • Три бита RSELx позволяют выбрать для DCO один из восьми номинальных диапазонов частот. Эти диапазоны определены для конкретного устройства в соответствующем ему справочном руководстве.
  • Три бита DCOx делят диапазон DCO, выбранный с помощью битов RSELx на 8 уровней частоты, различающихся примерно на 10%.
  • Пять битов MODx выполняют переключение между частотой, устанавливаемой битами DCOx и следующей более высокой частотой, устанавливаемой DCO+1.

Диапазоны DCOx и RSELx, а также возможные шаги изменения частоты показаны на рис. 4.5.

Рис.4-5 Диапазон DCOx и шаги RSELx

Использование внешнего резистора (Rosc) для DCO

Температурный коэффициент DCO может быть уменьшен при использовании внешнего резистора Rosc в качестве источника тока для DC генератора. На рис. 4.6 показана типичная зависимость частоты DCO от температуры для встроенного и внешнего резисторов. Использование внешнего резистора Rosc уменьшает температурный коэффициент DCO примерно на -0.05%/С. Подробные характеристики приведены в справочном руководстве на конкретное устройство.

Резистор Rosc также позволяет работать DCO на высоких частотах. К примеру, встроенный резистор с номинальным сопротивлением около 200 кОм позволяет работать модулю DCO на частоте приблизительно до 5 МГц. Когда используется внешний резистор Rosc сопротивлением около 100 кОм, DCO может работать на частотах до 10 МГц. Пользователю необходимо соблюдать осторожность, чтобы не превысить максимальную частоту MCLK, указанную в справочных данных, даже если DCO способен работать на более высоких частотах.

Рис.4-6 Зависимость частоты модуля DCO от температуры

4.2.5 DCO модулятор

Модулятор смешивает две DCO-частоты: fDCO и fDCO+1, вырабатывая промежуточную эффективную частоту между fDCO и fDCO+1 и распределяет энергию тактирования, что приводит к снижению электромагнитных помех (EMI1). Модулятор смешивает частоты fDCO и fDCO+1 для 32 тактовых циклов DCOCLK и может конфигурироваться с помощью битов MODx. Когда MODx=0, модулятор выключен.

Смешивание частот модулятором происходит согласно следующей формуле:

t=(32-MODx) * tDCO + MODx * tDCO+1

Поскольку fDCO меньше эффективной частоты, а fDCO+1 выше, погрешность эффективной частоты в сумме равна нулю. Накопления погрешности не происходит. Погрешность эффективной частоты равна нулю каждые 32 цикла DCOCLK. На рис. 4.7 показана работа модулятора.

Рис.4-7 Диаграмма сигналов модулятора

4.2.6 Надежность работы основного модуля тактирования

В основном модуле тактирования имеется возможность определения возникновения неисправности осциллятора. Детектор неисправности осциллятора представляет собой аналоговую схему мониторинга сигналов LFXT1CLK (в режиме HF) и XT2CLK. Неисправность осциллятора определяется, когда любой из этих тактовых сигналов отсутствует в течение приблизительно 50 мкС. Когда обнаруживается неисправность осциллятора, а источником для сигнала MCLK выступает либо LFXT1 в режиме HF, либо XT2, происходит автоматическое переключение MCLK на работу от DCO, как от источника тактовых импульсов. Это позволяет продолжить выполнение программного кода, даже в ситуации, когда кварцевый генератор остановился.

Если установлены флаги OFIFG и OFIE, происходит запрос немаскируемого прерывания NMI. Процедура обработки NMI-прерывания может проверить флаг OFIFG, что позволит выявить возникшую неисправность осциллятора. Очистка флага OFIFG должна производиться программным обеспечением.

Примечание: определение неисправности осциллятора LFXT1 в режиме LF не производится.
Определение неисправности осциллятора выполняется только для LFXT1 в режиме HF и для XT2. Детектирование неисправности осциллятора модуля LFXT1 в режиме LF не производится.

Флаг OFIFG устанавливается сигналом неисправности осциллятора XT_OscFault. Сигнал XT_OscFault устанавливается при POR, когда модули XT2 или LFXT1 в режиме HF имеют неисправность осциллятора. Когда XT2 или LFXT1 в режиме HF останавливаются программным обеспечением, сигнал XT_OscFault вырабатывается немедленно, и остается активным пока осциллятор не будет перезапущен, и снимается примерно через 50 мкС после рестарта осциллятора, как показано на рис. 4.8.

Рис.4-8 Сигнал неисправности осциллятора

Определение неисправности осциллятора

Сигнал XT_OscFault переключает флаг OFIFG так, как показано на рис. 4.9. Сигнал LFXT1_OscFault имеет низкий уровень, когда LFXT1 находится в LF режиме.

В устройствах, у которых модуль XT2 отсутствует, флаг OFIFG не может быть очищен, когда LFXT1 в режиме LF. Источником для сигнала MCLK может являться LFXT1CLK в режиме LF при установке битов SELMx, даже если флаг OFIFG остается поднятым.

В устройствах, имеющих XT2, флаг OFIFG может очищаться программно, когда LFXT1 находится в режиме LF и далее остается очищенным. Источником для сигнала MCLK может являться LFXT1CKL в режиме LF независимо от состояния флага OFIFG.

Рис.4-9 Прерывание при неисправности осциллятора

Использование кварцевого резонатора для формирования MCLK

  1. Переключение на кварцевый резонатор
  2. Очистка флага OFIFG
  3. Ожидание в течение примерно 50 мкС
  4. Проверка OFIFG и повторение шагов с 1-4 до тех пор, пока OFIFG остается очищенным.
; Выбор LFXT1 (в режиме HF) для MCLK BIC #OSCOFF,SR ; включение осциллятора BIS.B #XTS,BCSCTL1 ; установка режима HF L1 BIC.B #OFIFG,&IFG1 ; очистка OFIFG MOV #0FFh,R15 ; задержка L2 DEC R15 ; JNZ L2 ; BIT.B #OFIFG,&IFG1 ; повторная проверка OFIFG JNZ L1 ; повторение проверки, если необходимо BIS.B #SELM1+SELM0,&BCSCTL2 ; выбор LFXT1CLK

4.2.7 Синхронизация сигналов тактирования

  1. Текущий тактовый цикл продолжается до следующего фронта сигнала исходного источника.
  2. Уровень тактового сигнала (MCLK) остается высоким до следующего фронта сигнала нового источника.
  3. Выбирается новый источник тактирования и далее MCLK продолжает работать от него, начиная с полного периода нового источника.

Рис.4-10 Переключение MCLK с DCOCLK на LFXT1CLK

Следующая страница —>
Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы Texas Instruments,

Тема: ЦАП и клоки MCLK, BCLK, LRCLK, SDATA

bbest вне форума

По умолчаниюЦАП и клоки MCLK, BCLK, LRCLK, SDATA

Речь идет о протоколах типа I2S, JL, RJ

  • SDATA — это данные
  • На стороне ЦАП-а есть две частоты. Первая внутренняя частота, другая внешняя. Задача с помощью делителей и функционала самого ЦАП-а настроить соответствие внутренней и внешних частот (обычно это делители 1, 1.5, 2, 3, 4)
  • То же самое на стороне транспорта — нужно добиться соответствия внутренних частот процессора транспорта и внешней частоты.
  • Ну и последняя задача — внешние частоты между ЦАП-ом и транспортом, по которым они общаются, должны быть равны.
  • LRCLK — признак, — данные для левого или правого канала, по этому сигналу данные попадают в соответствующий регистр.
  • BCLK — bit clock, синхронизация для SDATA. Это сигнал, по перепаду которого во входной регистр приемника записывается уровень на входе данных (см. теорию триггеров), т.е. если в момент изменения уровня битклока на входе приемника (sdata) был уровень 1, то в приемник запишется единица, если ноль — то ноль
  • Звуковые частоты повышаются в связи с тем что процессоры их обрабатывающие работают на больших частотах (затем и нужны 128 fs, 256 fs, . 768 fs, где 1 fs =44.1 КГц, но может и равняться 48 КГц). Это называется oversampling: то когда реальное преобразование выполняется на более высокой скорости чем исходные данные; т.е. входной поток например 48 000 отсчетов в секунду, а ЦАП выполняет 384 000 преобразований в сек. Т.е. тут oversampling 8x.

добавлю описание с другого форума

Данные по S/PDIF передаются в двухканальном PCM. Если число каналов больше, то данные уже пойдут в сжатом формате из — за ограничений, накладываемых на стандарт шины. Естественно для этого требуются другие S/PDIF приемники, но так как нас интересует построение качественного стереоЦАПа, многоканальную тему опустим.
S/PDIF приемник получает данные с двумя каналами и на выходе формирует четыре сигнала: DOUT, LRCK, BCLK, MCLK.
DOUT — поочередно, данные левого и правого каналов
LRCK — определяет какой из каналов передается в данный момент на выходе DOUT (Fs)
BCLK — битклок (64Fs), тактовая частота, по сигналу которой каждый бит данных с линии DOUT загружается в следующую ИМС
MCLK — мастерклок (может быть 128Fs, 256Fs, 384Fs, 512Fs), используется для тактирования последующей ИМС
Цифровой фильтр формирует из поступивших сигналов DOUT, LRCK, BCLK и MCLK четыре сигнала DATA_L, DATA_R, BCLK и WCLK.
DATA_L — данные левого канала
DATA_R — данные правого канала
BCLK — битклок (32Fs), тактовая частота, по которой каждый бит данных последовательно загружается в регистр микросхемы ЦАП
WCLK — по этому сигналу микросхема ЦАП формирует на выходе ток из поступившего входного кода (8Fs)
Fs — частота дискретизации
Так как PCM1704 одноканальные, сигналы BCLK и WCLK будут являться для обоих микросхем общими, а DATA_L и DATA_R соответственно на ИМС левого и правого каналов

Кто что может добавить/поправить?

Гайд по разгону DDR5 на AMD Ryzen 7000

Прежде чем сравнить разные по объёму, количеству и ранговости модули DDR5, мы задумались: “А как оценить важность того или иного тайминга, если они окажутся разными?” Поэтому в первую очередь нужно изучить эти самые тайминги, обнаружить наиболее важные из них, а это уже тянет на целый гайд, что неплохо было бы оформить в отдельную статью. И вот вы здесь, нацелены выявить формулы, оптимальные тайминги, важность частоты памяти и не только. Мы же постараемся оправдать ваши надежды, так что не спешите уходить.

Тестовый стенд

В качестве подопытного выступит классический и оптимальный по общему мнению комплект из двух 16 ГБ модулей DDR5 T-Create Expert на чипах Hynix Rev.A с XMP 6000 МГц и 38 таймингами. Обрабатывать поступающие данные будет Ryzen 7 7700X с фиксированной на 5.2 ГГц частотой, а в качестве связующего звена выступит материнская плата ASUS ROG Crosshair X670E Gene. Остальные комплектующие ниже.

  • Процессор: AMD Ryzen 7 7700X
  • Материнская плата: ASUS ROG Crosshair X670E Gene
  • Видеокарта: Palit GeForce RTX 4090 GameRock
  • Оперативная память: DDR5 T-Create Expert [CTCED532G6000HC38ADC01] 2×16 ГБ
  • Система охлаждения: ARCTIC Cooling Liquid Freezer II-360
  • Накопитель: Crucial MX500 2 TB
  • Блок питания: MSI MPG A1000G PCIE5
  • Корпус: BC1 Open Benchtable
  • Операционная система: Windows 11

О частотах и напряжениях

Частоты MCLK, UCLK

С чего начнём? Пожалуй, с частот. Связанных с памятью три: MCLK — это частота самой DDR5, UCLK — частота контроллера памяти и FCLK — частота Infinity Fabric.

На UCLK можно повлиять только делителем, то бишь на выбор режим 1:1 или 1:2. Его влияние мы уже демонстрировали давно, выходит меньше 5%.

Использовать щадящий режим нет смысла, поэтому просто выставьте равный делитель, так как зависимости максимально доступной частоты DDR5 на ryzen от него нет.

Помогает взять частоту памяти повыше лишь увеличение напряжения SoC, которое, как вы могли слышать, в последнее время рекомендуют ограничить 1.3 В, дабы повысить выживаемость процессоров. Куда большее влияние на максимальные частоты оказывает удачность экземпляра. Например, нашему 7700X для частоты 6400 МГц потребовалось 1.35 В на SoC (да, мы откатились на старую версию BIOS), а для 7800X3D всего 1.175 В. В то же время наши 7600X и 7900X нестабильны на этой частоте вовсе.

О напряжениях

И раз уж заговорили про напряжения, поговорим об остальных. Здесь попроще, чем на intel ввиду низких частот. Как правило, помимо SoC нужно подобрать VDD и VDDQ. Оба этих напряжения относятся именно к модулям и влияют на нагрев. Для финального разгона нам потребовалось только 1.39 и 1.3 В для VDD и VDDQ соответственно, что считается скромным напряжением по меркам оверклокеров, но это с вентилятором над памятью. Что будет без него?

Охлаждение и температура DDR5

Температуру самих чипов не узнать, нам доступен только датчик SPD Hub и снимок радиатора с тепловизора. На последнем температура модулей находится в районе 50 °С. В случае же отключения вентилятора даже повышение CL не спасает от нестабильности, нужно повышать все первички на шаг. Эта жертва позволяет в условиях открытого стенда сохранить стабильность без повышения напряжения, но ценой будет возрастание температуры на 20 °С. На максимальный показатель не смотрите, он сбоит.

В редких случаях может понадобится покрутить напряжение VDDIO / MC, безопасные пределы которого мы вам, к сожалению, не подскажем.

Infinity Fabric (FCLK)

Возвращаемся к частотам. На сдачу разгоняем FCLK, в отличии от ryzen’ов предыдущих поколений частота фабрики не привязана к MCLK, поэтому повышайте её, пока стабильно и пока производительность не начнёт падать. Да, здесь есть своего рода коррекция ошибок, приводящая к пропуску тактов. Стабильность FCLK и частоты памяти рекомендуем проверять с помощью теста Y-Cruncher, в котором нужно выбрать подтест VST, а потерю производительности лучше отслеживать по количеству флопсов в LinX.

Частота или тайминги?

Извечный вопрос. Давайте сейчас и проверим. Берём за основу 6400 МГц с настроенными таймингами, 6000 МГц с теми же таймингами, чтобы оценить влияние изменения только частоты, и далее 6000 МГц с ужатыми под эту частоту таймингами, что как раз покажет разницу с близкими по абсолютному значению таймингами, но разной частотой; и в конце снова 6400 МГц, как в первом варианте, но без разгона фабрики, которая по умолчанию равна 2000 МГц.

В AIDA64 снижение частоты повлияло только на скорость записи и латентность, в то же время FCLK влияет на оставшиеся скорости чтения и копирования, в связи с чем у нас есть все основания полагать, что это всё-таки не AIDA виновата в низких скоростях, а особенность одночиплетных 7000 ryzen’ов.

В другом подтесте аиды, PhotoWorxx, как частота памяти, так и infinity fabric оказывает куда более значимое влияние на результат, нежели тайминги, возвращающие лишь один процент из пяти потерянных.

В PYPrime 2.0 снижение частоты памяти на 400 МГц приводит к 3% замедлению в вычислениях, а с поджатыми таймингами результат всё равно на 2% хуже, несмотря на священные для многих 6000 МГц.

Скорость вычисления числа Pi в бенчмарке Y-Cruncher практически не зависит от частоты памяти, зато фабрика в этой задаче важна.

В более реальном Adobe Premiere Pro пропускная способность памяти тоже немаловажна, но, видимо, только записи, ведь уменьшение частоты Infinity Fabric, влияющее на чтение и копирование, здесь никак не сказалось.

Киберпанк, пресет: трассировка лучей ультра, FSR: ультра производительность, плотность толпы высокая. Заранее предупреждаем, что игры выбирались на основе повторяемости среднего значения FPS, ибо всякие Лары Крофт склонны к рандому, но статистика очень редких событий здесь имеет высокую погрешность, особенно в киберпанке, поэтому на неё лучше не смотреть. Итак, в весьма требовательной к памяти игре потеря от снижения частоты памяти на 400 МГц настолько невелика, что беспокоиться о ней нет смысла, к тому же более низкие тайминги позволяют сократить разницу до одного процента. Столько же даёт разгон фабрики.

Одни из нас: часть первая. Ультра пресет, 1080р. Разница та же. И если вспомнить, что для 6400 МГц нам потребовалось подать 1.35 В на SoC, в то время как 6000 МГц требуют всего 1.05 В, риск явно не оправдан. О промежуточных 6200 МГц тоже не забываем.

Star Wars Jedi: Survivor, эпический пресет с трассировкой, 1080р. Ничего нового не обнаружилось. Снижение частоты забрало 3% вместо двух, но соответствующие ей тайминги вновь сократили отставание до 1%, как и сброшенная Infinity Fabric.

Настройка таймингов

CL, RCD, RP, RAS

Переходим к следующему этапу: тайминги. Если попробовать их посчитать, то можно ужаснуться от предстоящей работы, но уверяем вас, к концу гайда вы убедитесь, что действительно надо настраивать не так и много. Начнём с первичек. Точкой отсчёта послужит разгон всех частот с выставленными с запасом первичными таймингами. По счастливой случайности все из них них завышены на 10 единиц, поэтому будет удобно оценить, насколько тот или иной полезен. Что касаемо формул, их нет. На форумах можно встретить оную для последнего тайминга RAS, равному сумме RTP и RCD, но по факту она нужна больше для удобства, а не извлечению наибольшей производительности. Сейчас убедитесь.

  • CL — меньше — лучше
  • RCD — меньше — лучше
  • RP — меньше — лучше
  • RAS = RCD + RTP

На пропускную способность памяти повлиял только RP, ускоривший запись на 1 ГБ/с. Что касаемо задержки памяти, её неплохо сократил первый тайминг CL, к которому невидимой нитью привязан CWL, а также RCD уменьшил латентность. RAS в этом квартете оказался самым незначимым.

В фотоворксе отличились CL и RC, улучшив результат по 2% каждый, RP и RAS в сумме едва процент наскребли.

В PYPrime тенденция сохраняется. Первые два тайминга по 3% сократили время вычислений, а от ужатия двух других толку почти нет.

Y-Cryncher куда более апатично отнёсся к первичным таймингам, даже в сумме они дали меньше 2%.

В Premiere Pro повторяется результат фотоворкса. 5 секунд позволил сэкономить на 10 единиц ужатый CL и ещё на 3 секунды рендер был ускорен за счёт RCD.

В играх мы даже не стали вставлять футаж с ужатым RAS, т.к. его результат повторяет достигнутый после настройки RP. В киберпанке CL и RCD дали по 3 FPS, то бишь каждые 3 единицы этих таймингов дают по одному FPS, если так прикинуть.

В The Last of US прирост ещё меньше, RP в этот раз ничего не дал. Причём мы видели на скриншотах в интернетах, что у некоторых он ужимается и ниже 30, что поначалу даже расстроило, но теперь можно выдохнуть, имея понимание, что ничего не потеряли.

Ещё один интересный факт касательно нашего комплекта памяти. Для CL 30 понадобилось подать 1.39 В на VDD напряжение, в то же время CL 28 требует уже более 1.5 В. Понимаете, да? Если 10 CL дали всего 2% FPS в Джедаях, то такое дикое повышение напряжение ради одного тайминга даст всего 0.4%.

RC, REFI, RFC, WR/RTP

Итак, следующая четвёрка, а точнее пятёрка таймингов. Какие здесь правила? RC должен быть равен сумме RAS и RP, это даже в мануалах micron указано. Но, как вы могли заметить, при их несоблюдении спокойно всё работает — или формулы с перестраховкой, или применяются фактически некие другие значения. REFI можно ставить максимальный, хотя есть утверждения, что 65528 является настоящим предельным значением. Мы разницы не увидели. И да, это единственный тайминг, для которого больше значит лучше.

RFC тоже привязывают к необязательному правилу: он должен быть кратен 32, RFC2 и RFCsb на 7000 ryzen’ах не учитываются, можно единички поставить. От себя добавим интересный факт: повышение RFC с 400 до 416 позволило снизить напряжение VDD с 1.47 В до 1.39 В. Так что сильно пережимать не стоит. WR и RTP связаны четырёхкратным соотношением. И так как значение первого не может быть ниже 48, то второй ставим равным 12 и забываем. Нужно ещё поискать модули памяти, которые на этих значениях будут нестабильны.

  • RC = RP + RAS
  • REFI — больше — лучше
  • RFC1 — меньше — лучше
  • RFC2, RFCsb — не учитываются
  • WR = 4 x RTP

Логика сравнения та же, что и ранее. Чтобы оценить прирост от конкретного тайминга или связки, нужно сравнивать не с самой первой конфигурацией, а с соседней.

Итак, на всю пропускную способность ощутимо повлиял REFI, RFC ещё немного ускорил чтение и копирование, а пара WR и RTP ускорила запись. Следом за ними сокращалась латентность, в сумме упавшая на 10%.

PhotoWorxx лучше отреагировал на ужатие RC, улучшив результат на 900 Мп/с, но REFI, давший более 2.5 тысяч, выделяется куда сильнее.

Этот тайминг не перестаёт удивлять. Понятное дело, что если бы мы поменяли его местами с RFC, то прирост был бы не столь впечатляющим, ведь они связаны. Если простым языком, то REFI указывает, сколько память будет работать, а RFC — сколько отдыхать в перерывах.

Y-Cruncher снова не демонстрирует реакцию на настройку памяти по сравнению с предыдущими бенчмарками, но даже в нём REFI выделяется.

Если задуматься, то вторичные тайминги не очень-то и соответствуют своему названию, так как сами по себе дают больше, чем первичные. Те нам в сумме приносили 4% прирост в премьере, а REFI сам по себе 5% даёт.

В этот раз не оказавшей никакого влияния в играх стала связка WR/RTP, поэтому они будут только столбиком. Остальные же тайминги не изменяют свою значимость. В киберпанке сокращение RC почти в 2 раза дало всего 1 FPS, максимальный REFI ещё 6%, а RFC чуть больше процента.

The Last of US вновь хуже отреагировала на настройку таймингов. Оно и неудивительно: трассировки здесь нет, да и игра по сути своей не новая, вот и данных гоняется меньше.

Выживший джедай, в свою очередь, остро отреагировал на пару REFI и RFC, только два этих тайминга обеспечили 10% прирост в этой игре. А если окунуться в омут памяти, то можно вспомнить, что на старте AM5 REFI был недоступен на большинстве материнских плат, и только потом его уже добавили.

RRD_S/L, FAW, WTR_S/L, RDRDSCL/WRWRSCL, GDM

Переходим к третьей четвёрке игроков. С RRD и FAW всё просто: оба RRD ставьте равными 8, а FAW должен быть в 4 раза больше RRD_s, то бишь 32. WTR_s, WTR_l имеют классический закон: меньше — лучше, но как и с RRD, тот, что с окончанием _l не должен быть меньше того, что с _s на конце. RDRD-/WRWRSCL 8/8 не являются предельным разгоном в нашем случае, но более низкие значения прироста уже не дают.

  • RRD_S ≤ RRD_L
  • FAW = 4 x RRD_S
  • WTR_S ≤ WTR_L
  • RDRDSCL — меньше — лучше
  • WRWRSCL — меньше — лучше

Gear Down Mode ещё с DDR4 воспринимался негативно, так повышал латентность памяти. Вы по-прежнему можете его отключить, но это может потребовать повышения первичных таймингов, кроме CL. Тем не менее, в аиде только он и дал хоть какой-то прирост по латентности.

В PhotoWorxx отличились тайминги с окончанием SCL, давшие пару процентов, а от остальных толку мало.

В PYPrime даже в сумме все эти тайминги еле наскребли процент.

Y-Cruncher себе не изменяет. Если в предыдущих бенчмарках результат едва отличался, то в нём и подавно с лупой не найти отличий.

В премьере пару секунд всё же удалось выдавить из оставшихся таймингов, но после предыдущего заезда “вау” эффектом даже и не пахнет.

В киберпанке WTR и отключение GDM дали по одному кадру, но вот что иронично. После всех этих разгонов мы обнаружили, что цепочка экспериментов привела к тому, что мы посчитали, что первичные тайминги, равные 38, максимально ужаты, но нет. Ранее упомянутое повышение RFC, позволившее снизить напряжение на память, косвенно дало доступ к стабильным RC, RP со значением на единицу ниже, но отключение GDM вновь запретило ужимать их ниже 38. Так что по факту от шевеления GDM вообще толку нет, т.к. повышение первичек из-за него сводит прирост на нет.

“Одни из нас” даже не отреагировали на GDM, зато от настройки WTR выхлоп больше одного процента.

В Jedi: Survivor без новшеств, процент WTR’ы дали, полпроцента GDM.

И это весь разгон?

“Подожди, подожди! Как весь?”- слышим мы вас. “А как же эти, эти и эти тайминги? А эта настройка? А Power Down отключить забыл что ли?”

Power Down

Начнём с последнего. Отключение энергосберегайки Power Down, как и GDM, имеет две стороны медали. С одной, приятные циферки латентности и даже полпроцента прироста в играх можно встретить. Иногда.

Но с другой стороны, вы не сможете включить Memory Context Restore. А он влияет на скорость загрузки системы. При включенной перезагрузка занимает 31 с в нашем случае, а с выключенной — 53 с.

Остальные тайминги

Прироста от ужатия RDWR и WRRD мы нигде не нащупали. Тайминги с окончанием SD предназначены для двуранговых модулей, а DD для четырёх. Мы упомянем их важность, когда будем экспериментировать с разными по количеству и ранговости модулями памяти в следующий раз.

Также мы попробовали разом ужать эти группы таймингов, надеясь увидеть суммарный эффект на производительность, но, увы, только отключение Power Down дало упомянутый ранее гомеопатический эффект.

Итого что мы имеем? Перед нами изначально было 36 таймингов и 4, назовём их “переключателя”. Однако на 8 из них вы повлиять не можете, RDRD- и WRWR SD/DD не нужны для двух одноранговых модулей. RFC2 и RFCsb не работают, а RDWR и WRRD ничего не дают. От GDM толку нет, Power Down тоже не стоит того, а BGS тем более не трогайте, от включения падает пропускная способность.

То есть после того, как вы нашли максимальные частоты, вы можете выставить 3 эти группы заранее, найти минимальный CL, разом подобрать минимальный RCD и RP, а RAS и RC будет достаточно выставить за ними хвостиком по упомянутым формулам. И останется проверить максимальный REFI, отыскать наименьший, но не пережатый RFC и поочерёдно ужать WTR_S и WTR_L. То есть вместо 36 таймингов по факту подбирать придётся только шесть групп.

Оптимальный разгон DDR5 для Ryzen 7000

  • WR/RTP = 48/12
  • RRD_S/L = 8/8
  • FAW = 32
  • RDRDSCL = 8
  • WRWRSCL = 8
  • CL/RCD=RP — меньше — лучше
  • RAS = RCD + RTP
  • RC = RP + RAS
  • REFI — больше — лучше
  • RFC1 — меньше — лучше
  • WTR_S/L — меньше — лучше

Лучшие чипы памяти DDR5 для Ryzen 7000

Теперь, когда мы знаем, какие тайминги важны, давайте ответим на вопрос, какие чипы лучше всего подходят для 7000 ryzen’ов. И ответ вас не удивит: это — Hynix “A-Die”. Если опираться на наш разгон Hynix “M-Die”, то можно узнать, что мы были довольно безбашенными, подавая на SoC 1.4 В, а также, что у M-Die хуже tRFC и WTR_L. Вспоминая результативность этих таймингов, можно прийти к заключению, что разница будет едва заметна.

А что насчёт Samsung? Ну, это был, можно сказать, наш первый опыт, задокументированный в не самом лучшем качестве только на стриме, и, судя по нашему (и не только) разгону, Samsung’и отличаются меньшим RCD, но куда большими RC и RFC, что играет явно не в их пользу. Поэтому Hynix более оптимальный вариант.

Прирост от частичного и полного разгона

В заключении давайте оценим прирост от разгона памяти по сравнению XMP, а также в очередной раз с осуждением посмотрим на псевдоразгоны, ограниченные частотой памяти и первичными таймингами.

В Аиде повышение частоты и настройка первичек благоприятно сказалось на скорости записи, однако полноценный разгон превосходит начальный почти на 10 ГБ/с по всем показателями и сокращает задержку на ещё на 8 нс.

В фотоворкcе начальный разгон дал 6%, в то время как полноценный — все 26%. Причём если задуматься, эти разгоны не сказать, что на порядок отличаются. Первоначальная настройка уже 50% усилий потребует, вторая половина явно стоит того.

PYPrime подтверждает наше суждение. Результативность конечного разгона в 4.5 раза выше ограниченного частотой памяти и первичками.

Даже инфантильный Y-Cryncher в 7 раз лучше отозвался на вторички, нежели на частоту памяти и первички.

В Adobe Premiere Pro 14% прирост лишним не будет, в то время как 5%-й вы даже не заметите.

В Киберпанке 16% прирост тоже ощутить можно, а вот 4% что есть, что нет. Конечно, это всё без упора в видеокарту, так что держим в уме.

“Одни из нас” хуже отреагировали на разгон — 11% не внушают энтузиазма и побуждают найти комплект памяти с XMP получше нашего.

Однако Джедаи возвращают веру в оверклокинг, ведь 20% на дороге не валяются, а вот от 5% ни горячо ни холодно.

И на этом всё

Если мы что-то упустили или вы можете поделиться полезной информацией, ждём вас в комментариях, попутно не забудьте поставить лайк. Это будет вашей лучшей благодарностью за проделанную работу, состоящей из кучи, огромной кучи проведённых тестов.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *