Pll что это
Синхронизация частоты дискретизации реализована аппаратным способом. Сигнал напряжения, пройдя через входные цепи, направляется в полосно-пропускающий фильтр, задачей которого является снижение уровня гармоник и пропуск только основной гармоники напряжения. Затем этот сигнал направляется для обработки в фазовый контур, как опорный сигнал. Схема фазовой автоподстройки частоты или ФАПЧ (англ. Phase Locked Loop или PLL) вырабатывает частоту, которая многократно выше опорной частоты и служит тактовой частотой аналого-цифрового преобразователя.
Необходимость применения системы фазового контура напрямую вытекает из требований стандарта PN-EN 61000-4-7 (ГОСТ Р 51317.4.7-2008), описывающего методику и допустимые ошибки при измерениях гармоник. Этот стандарт требует, чтобы окно (в значении — весовая функция) измерения, которое является основой для однократного измерения и оценки содержания гармоник, было равно по продолжительности 10 периодам в установках энергетической сети на 50 Гц, а также 12 периодам для 60 Гц. В обоих случаях, это соответствует времени около 200 мс. Поскольку частота питающей сети может подвергаться периодическим изменениям и флуктуациям, длительность окна не может быть равна точно 200 мс, и например, для частоты сети 51 Гц он составит уже около 196 мс.
Стандарт также рекомендует, чтобы данные перед выполнением преобразования Фурье (для извлечения спектральных компонентов) не проходили операцию весовой функции. Отсутствие синхронизации частоты и допустимость ситуации, при которой быстрому преобразованию Фурье (FFT) подверглись бы выборки нецелого числа периодов, может привести к явлению утечки спектра. Это явление приводит к тому, что полоска спектра гармоник размазывается также на несколько соседних полосок интергармоник, что может привести к потере информации о реальном уровне и мощности исследуемой полоски спектра. Допускается возможность использования функции окна весом Ханна, которая уменьшает неблагоприятные последствия утечки спектра, но это ограничивается только той ситуацией, в которой петля ФАПЧ (PLL) потеряла синхронизацию.
Стандарт PN-EN 61000-4-7 (ГОСТ Р 51317.4.7-2008) также уточняет необходимую точность блока синхронизации. Это выражается следующим образом: время между нарастающим фронтом первого импульса стробирования и (M+1) — этого импульса (где M-число отсчетов в окне измерения) должно быть равным продолжительности указанного числа периодов в измерительном окне (10 или 12) с максимально допустимой ошибкой ±0,03%. Чтобы объяснить это более простым способом, рассмотрим следующий пример. Принимая 256 отсчетов за период и частоту сети 50 Гц, длительность окна измерения составит ровно 200 мс. Если первый дискретизирующий импульс придет точно в момент t = 0, то первый дискретизирующий импульс следующего окна измерения должен прийти в момент времени t = 200±0,06 мс. Эти ± 60 мкс — допустимое отклонение фронта импульса дискретизации. Стандарт также определяет рекомендуемый минимальный диапазон частот, при котором указанная выше точность системы синхронизации должна сохраняться и устанавливает ее в пределах ±5% от номинальной частоты, то есть 47,5. 52, 5 Гц и 57. 63 Гц соответственно для сети 50 Гц и 60 Гц.
Отдельным вопросом является диапазон значений входного напряжения, при котором система ФАПЧ (PLL) будет правильно работать. Стандарт 61000-4-7 (ГОСТ Р 51317.4.7-2008) не устанавливает здесь каких-либо конкретных указаний и требований. В то же время, стандарт 61000-4-30 (ГОСТ Р 51317.4.30-2008) определяет диапазон значений напряжения питания, в котором метрологические характеристики не могут ухудшиться и для класса А устанавливает ее на 10%. 150% Udin. Анализатор PQM соответствует выше указанным требованиям, связанных с функционированием схемы ФАПЧ (PLL), также для самого низкого поддерживаемого номинального напряжения Unom = 110В, то есть примерно до 10 В.
Что такое PLL (Phase Locked Loop) ? Значение.
Зарубежный эквивалент обозначения фазовой автоподстройки частоты (ФАПЧ). Принцип ФАПЧ основан на сравнении в схеме усиления/управления входящего и выходящего частотных сигналов, и изменении частоты выходящего сигнала до исчезновения разницы фаз со входящим.
Поскольку во всех схемах генерации и управления частотами, применяемых в современных электронных компонентах, применяется ФАПЧ, то под обозначением PLL обычно подразумевается сами микросхемы генерации и управления частотами (IC PLL).
Аренда презентационного и проекционного выставочного оборудования в Санкт-Петербурге.
Что такое петля фазовой автоподстройки частоты?
Большинство из нас видело фразу «петля ФАПЧ» (петля фазовой автоподстройки частоты) или «PLL» (phase-locked loop). Однако я подозреваю, что относительно немногие из нас полностью понимают 1) внутреннюю работу петли ФАПЧ и 2) как это внутреннее поведение приводит к различным способам использования ФАПЧ. Моя цель в данной статье – дать ясное, интуитивно понятное объяснение основных характеристик ФАПЧ, а подробности мы продолжим изучать в последующих статьях.
Термины «петля фазовой автоподстройки частоты» и «phase-locked loop» встречаются в разных контекстах: микроконтроллеры, радиочастотные демодуляторы, модули генераторов, последовательная связь. Первое, что нужно понять, это то, что «ФАПЧ» или «PLL» не относятся к одному компоненту. ФАПЧ – это система, она состоит из нескольких компонентов, которые тщательно спроектированы и связаны между собой в схеме отрицательной обратной связи. Это правда, что ФАПЧ (или PLL) продаются как одна интегральная микросхема, и поэтому было бы естественно думать о них как о «компоненте», но не позволяйте этому отвлекать вас от того факта, что петля ФАПЧ аналогична схеме усилителя на базе операционного усилителя, а не самому операционному усилителю.
ФАПЧ ≥ ФД + ФНЧ + ГУН
Давайте начнем со структурной схемы.
Схема настолько проста, насколько простой может быть петля ФАПЧ. Давайте обсудим три основных компонента.
- Фазовый детектор (ФД) (к сожалению) на самом деле не является фазовым детектором, но это стандартная терминология. Фазовый детектор в ФАПЧ фактически является детектором разности фаз, то есть он принимает два периодических входных сигнала и выдает выходной сигнал, представляющий разность фаз между двумя входными сигналами.
- Выходной сигнал фазового детектора не является простым аналоговым сигналом, который пропорционален разности фаз. Простой аналоговый сигнал где-то там есть, но он идет вместе с высокочастотными составляющими, которые делают этот сигнал очень отличающимся от того, что вы ожидаете увидеть. Поэтому здесь используется фильтр нижних частот: он подавляет высокочастотные составляющие и преобразует выходной сигнал фазового детектора в нечто, что может контролировать генератор, управляемый напряжением (ГУН).
- Генератор, управляемый напряжением, (ГУН), как вы уже догадались, это генератор, который управляется с помощью напряжения. Более конкретно, напряжением управляется частота периодического сигнала, генерируемого генератором. Таким образом, ГУН является генератором с переменной частотой, который позволяет внешнему напряжению влиять на частоту его колебаний. В случае ФАПЧ управляющее напряжение представляет собой сигнал фазового детектора после фильтрации.
Сигналы
Прежде чем мы обсудим работу отрицательной обратной связи, давайте перенесем это обсуждение в практическую сферу. Мы рассмотрим некоторые сигналы, создаваемые цифровой петлей ФАПЧ. Вы можете представлять ФАПЧ как преимущественно аналоговую систему, и это правильно, но экспериментировать с цифровой системой (на мой взгляд) проще. Необходимо помнить, что как к аналоговым, так и к цифровым реализациям применимы одни и те же понятия. Если вы понимаете, что происходит с этими цифровыми сигналами, вы понимаете сигналы ФАПЧ в целом.
В цифровой петле ФАПЧ всё, что нужно для фазового детектора, – это элемент «исключающее ИЛИ» (XOR). Как вы знаете, элемент исключающее ИЛИ выдает на выходе логическую единицу только тогда, когда два входных сигнала различаются между собой. Если вы распространите это поведение на ситуацию, в которой оба входных сигнала представляют собой прямоугольные сигналы, исключающее ИЛИ становится «детектором несовпадения фаз»:
Эти два прямоугольных сигнала имеют небольшую разность фаз, и, следовательно, они находятся в разных логических состояниях во время небольшой части периода. Когда логические состояния различаются, на выходе элемента исключающее ИЛИ высокий логический уровень. Если разность фаз становится больше, выходной сигнал элемента XOR находится в состоянии логической единицы больше времени.
Вот как элемент исключающее ИЛИ работает в качестве фазового детектора. Когда разность фаз увеличивается, выходной сигнал больше времени в течение периода находится в высоком логическом состоянии. Другими словами, коэффициент заполнения и, следовательно, среднее значение выходного сигнала элемента исключающее ИЛИ прямо пропорциональны разности фаз.
Следующим шагом является использование этого среднего значения в качестве управляющего сигнала для ГУН, и именно здесь появляется фильтр нижних частот:
Зеленая линия, которая является средним значением с небольшим количеством пульсаций, получается путем пропускания сигнала с фазового детектора через простой RC фильтр нижних частот (вы можете узнать эту методику, если использовали ЦАП на ШИМ, который представляет собой цифро-аналоговый преобразователь, который работает путем низкочастотной фильтрации сигнала с широтно-импульсной модуляции). Этот сигнал помечен на графике как «ctrl» (control, управление), потому что это сигнал, который мы можем использовать для управления (то есть изменения частоты) ГУН.
Замыкание петли
ФАПЧ можно использовать различными хитрыми способами, но основная функция заключается в «привязке» выходной частоты к входной частоте. (Петли ФАПЧ также привязывают выходную фазу к входной фазе, как и следует ожидать от названия PLL, «phase-locked loop», «петля фазовой синхронизации», но это другой тип синхронизации.) Работа привязки/захвата/синхронизации становится возможной благодаря отрицательной обратной связи, то есть путем направления выходного сигнала назад на фазовый детектор (как показано на приведенной выше схеме).
По моему опыту, попытка полностью понять точный процесс, с помощью которого ФАПЧ фиксирует выходную частоту по входной частоте, похожа на попытку схватить кусок тумана и удержать его в руке. Это прямо перед вами, и вы знаете, что это реально, и вы более или менее знаете, что это такое, но оно ускользает, когда вы действительно пытаетесь наблюдать и понимать его. Этот процесс мы обсудим в следующей статье. А пока я оставлю вам несколько важных замечаний, которые помогут вам обдумать этот интересный принцип действия.
- Фазовый детектор будет создавать в выходном сигнале постоянный коэффициент заполнения (и, следовательно, постоянное среднее значение), только когда две входные частоты равны (как в примерах выше). Различающиеся частоты приводят к периодическим изменениям коэффициента заполнения:
- Следовательно, управляющее напряжение будет продолжать увеличиваться и уменьшаться, пока выходная частота не станет равной входной частоте.
- Чтобы выполнить захват, петля ФАПЧ должна делать большее, что выравнивание выходной и входной частот. Также необходимо установить фазовый сдвиг между входным и выходным сигналами, который приводит к соответствующему управляющему напряжению.
- ФАПЧ не имеет возможности напрямую управлять фазой сигнала ГУН. Единственный способ подстраивать фазу ГУН – это подстраивать частоту; таким образом, изменения частоты будут продолжаться до тех пор, пока не будут достигнуты как синхронизация по частоте, так и синхронизация по фазе.
Заключение
Мы рассмотрели базовую структурную схему и некоторые подробности работы петли фазовой автоподстройки частоты, которая представляет собой систему с отрицательной обратной связью, и которая может генерировать периодический сигнал, который фиксируется и отслеживает частоту входного сигнала. Мы продолжим изучать работу и применение петли ФАПЧ в следующих статьях.
Фазовая модуляция радиосигнала в ПЛИС
Так иногда бывает, что занимаешься одной технической проблемой, но, по мере погружения в задачу и во время поиска ее решения, появляются «побочные продукты». Так случилось и в этот раз. Я исследовал различные методы измерения временных интервалов с помощью ПЛИС. В одном из предложенных методов измерений был использован динамический сдвиг фазы тактовой частоты с PLL. Позже пришла идея: используя свойства PLL можно попробовать сделать в ПЛИС простейший радиопередатчик с фазовой модуляцией.
И кое-что получилось!
Пожалуй нужно немного рассказать, что такое PLL. PLL (Phase Locked Loop) — это устройство фазовой автоподстройки частоты генератора. Выглядит примерно вот так:
Здесь есть ГУН — Генератор, Управляемый Напряжением. Он выдает желаемую частоту, которая через обратную связь идет на фазовый детектор. Фазовый детектор определяет разность фаз между опорной частотой F0 и получившейся частотой F1, разность фаз — это сигнал ошибки, который отфильтровывается и воздействует на ГУН, заставляя его колебаться чуть быстрее или чуть медленнее. Так, на выходе ФАПЧ получается частота, синхронная с опорной.
В микросхемах ПЛИС, например, от компании Интел (эх… когда-то была Альтера) серии MAX10 есть встроенный PLL, который выглядит вот так:
Кажется, что это что-то гораздо более сложное, чем то, что изображено выше. Но нет, если присмотреться внимательно, то видны общие черты: ГУН, Генератор Управляемый Напряжением — это VCO, Voltage Controlled Oscilator. PFD — это фазовый детектор, LF — Loop Filter, фильтр фазовой ошибки.
Кроме всего прочего, PLL внутри ПЛИС имеет набор счетчиков делителей. Например, делитель частоты M в цепи обратной связи позволяет получить на выходе PLL частоту в несколько раз выше, чем опорная. Так же имеются выходные счетчики C0-C4, которые позволяют на пяти выходах PLL получить сетку частот с разными делителями.
Есть внутри PLL еще компоненты, которые почему-то обычно не изображаются на структурных схемах в документации Altera/Intel — это схемы управляющие перезагрузкой и перенастройкой PLL. Логические схемы в ПЛИС могут на лету перезагружать коэффициенты счетчиков делителей в PLL и еще они позволяют сдвигать фазу выходных частот PLL. Конечно, перезагрузить на лету параметры PLL — это не очень простая операция, которая к тому же занимает определенное время. А вот сдвигать фазу выходной частоты PLL можно довольно просто и быстро. Причем, разрешающая способность по фазе напрямую зависит от частоты Fvco. Сдвигать фронт тактовой частоты можно на 1/8 периода Fvco. Например, входная частота на PLL Fin=100МГц, а делитель M в цепи обратной связи к фазовому детектору равен 13-ти. Тогда Fvco=1300МГц, а разрешение по фазе для выходной частоты PLL Fout=100МГц будет составлять всего 3,46 градуса.
Для разработки проекта для ПЛИС Altera/Intel используется среда САПР Quartus Prime и в ней есть средства настройки экземпляров PLL: Megawizard Plug-In Manager. С его помощью можно устанавливать нужные свойства PLL:
Здесь как раз и видно какие получаются Fvco и разрешение по фазе для выходных частот.
Для управления фазой выходных частот у компонента PLL есть дополнительные сигналы: SCANCLK, PHASESTEP, PHASEUPDOWN, PHASECOUNTERSELECT, PHASEDONE.
В документации Altera/Intel написано, как управлять этими сигналами, чтобы получить единичный сдвиг фазы на избранной выходной частоте.
Получается так: сигнал PHASEUPDOWN определяет в какую сторону нужно двигать фазу. PHASECOUNTERSELECT определяет сигнал какой именно тактовой частоты PLL будет сдвинут (например, если нужно сдвинуть частоту c1, то PHASECOUNTERSELECT=3’b011 — это есть в документации). Цикл сдвига фазы начинается с установки сигнала PHASESTEP и заканчивается, когда PLL выставит в ноль PHASEDONE. Если нужно сдвинуть фазу значительно, то придется выполнить несколько таких циклов. Все это при желании можно даже просимулировать в ModelSim, как это делается я писал вот здесь.
Теперь, дальше — интереснее. Плавно перехожу к моему «радиопередатчику»:
Я использую плату Марсоход3bis на чипе ПЛИС Altera/Intel MAX10. Плата имеет встроенный программатор на базе двухканального чипа FTDI. Причем один канал FT2232HL используется под JTAG (загрузка ПЛИС, отладка в SignalTap), а второй канал используется для передачи данных в плату, как последовательный порт.
К плате, прямо к двум цифровым пинам-выходам подключены два куска провода по 0,75 метра. Это антенна, «полуволновый вибратор». Без выходного аналогового фильтра на излучаемый диапазон, конечно, не хорошо, но сама антенна уже какой-то фильтр, да и мощность передатчика невелика…
Проект написан на языке Verilog HDL — всего-то пара десятков строк кода:
module top( input wire CLK100MHZ, input wire key0, input wire key1, input wire FTDI_BD0, //serial RX line output wire [19:0]io ); wire wc0; wire wc1; wire wlocked; wire wpdone; wire up_down; reg pstep; wire scanclk; assign scanclk = wc0; reg [7:0]cnt8; always @( posedge scanclk ) cnt8 ; serial receiver( .reset( ~wlocked ), .clk100( wc0 ), //100MHz .rx( FTDI_BD0 ), .sbyte( 8'h00 ), .send( 1'b0 ), .rx_byte( w_rx_byte ), .rbyte_ready( w_byte_ready ), .tx(), .busy(), .rb() ); reg [7:0]current_pll_phase = 0; wire [7:0]signal; assign signal = w_rx_byte[7:0]; assign up_down = signal>current_pll_phase; reg [3:0]state = 0; always @( negedge scanclk ) begin case(state) 0: begin //wait recv byte if( byte_rdy ) state Весь проект для САПР Intel Quartus Prime можно взять на GitHub: github.com/marsohod4you/Fpga-PM-Radio.
В проекте есть PLL с двумя выходами c0 и c1, на каждом из них 100МГц. Выход c0 используется для тактирования всей схемы, а вот выход c1 — это и есть несущая 100МГц, частота моего «радиопередатчика» (FM-диапазон). Ее я и собираюсь модулировать по фазе.
Я собираюсь посылать сырой аудиофайл с компьютера в плату через последовательный порт. При формате данных 8 бит на одну аудиовыборку, моно, 22050Гц, наиболее удобна скорость последовательного порта 230400 бод. В самом деле, каждый байт при последовательной передаче имеет старт бит и один или два стоп бита. Если два стоп бита, то получается 11 передаваемых бит на байт данных. Значит 230400/11=20945 выборок в секунду. Это конечно не идеал, не 22050, но чуть-чуть похоже. Ну получится у меня звук немного ниже, чем нужно, мне для моих экспериментов не важно… Итак в проекте есть приемник последовательных данных.
Полученный из последовательного порта байт w_rx_byte внутри ПЛИС сравнивается с внутренней переменной (регистром) current_pll_phase. Разница меж ними — это и есть количество шагов по сдвигу фазы, которые нужно сделать в одну или другую сторону. Таким образом выполняется фазовая модуляция на выходе c1 у PLL.
Теперь второй вопрос. Предположим, что передатчик с фазовой модуляцией работает, а чем слушать?
Я исхожу из того, что ФМ и ЧМ непосредственно связаны друг с другом интегральным/дифференциальным законом. Мгновенная частота радиосигнала — это производная от его фазы. Производная синуса — это косинус. Вряд ли слушатель радиопередачи отличит их на слух (шутка). В общем, я решил попробовать передавать аудио файл моим «радиопередатчиком» с фазовой модуляцией, а слушать мою «радиопередачу» обычным FM-приемником. Я использую мобильный телефон с гарнитурой в качестве FM приемника.
Вот как это выглядит:
Удивительно, но передаваемая мной музыка устойчиво слышна в FM радиоприемнике мобильного телефона на расстоянии до 10-15 метров.
PS: В России 7 мая отмечается День радио. В 1895 году выдающийся русский физик и изобретатель Александр Попов в Санкт-Петербургском университете продемонстрировал созданную им первую в мире искровую беспроводную приемо-передающую радиосистему. В России этот факт был принят за точку отсчета начала радиосвязи.
- Разработка систем связи
- FPGA